



ĐỀ CƯƠNG HỌC PHẦN

Course Syllabus

1. Thông tin về học phần (Course information)

1.1. Thông tin tổng quan (General information)

- Tên học phần: **Thiết kế luận lý với hdl**

Course title: **Logic Design with HDL**

- Mã học phần (Course ID): **CO1025**

- Số tín chỉ (Credits): **3 (ETCS: 6)**

- Học kỳ áp dụng (Applied from semester): **20221**

- Tổ chức học phần (Course format):

Hình thức học tập (Teaching/study type)	Số tiết/giờ (Hours)	Số tín chỉ (Credits)	Ghi chú (Notes)
Lý thuyết (LT) (Lectures)	30		
Thảo luận (ThL)/Thực hành tại lớp (TH) (Tutorial)	0		
Thí nghiệm (TNg)/Thực tập xưởng (TT) (Labs/Practices)	20		
Bài tập lớn (BTL)/Đồ án (ĐA) (Projects)	15		
Tự học (Self-study)	82.5		
Khác (Others)	0		
Tổng cộng (Total)	150	3	

- Tỷ lệ đánh giá và hình thức kiểm tra/thi (Evaluation form & ratio)

Hình thức đánh giá (Evaluation type)	Tỷ lệ (Ratio)	Hình thức (Format)	Thời gian (Duration)
Thảo luận (ThL)/Thực hành tại lớp (TH) (Tutorial)			
Thí nghiệm (Labs/Practices)	10%		
Bài tập lớn (BTL)/Đồ án (ĐA) (Projects)	30%		
Kiểm tra (Midterm Exam)	20%	Trắc nghiệm và tự luận (MCQ & Constructed response)	60 phút (minutes)
Thi (Final Exam)	40%	Trắc nghiệm và tự luận (MCQ & Constructed response)	90 phút (minutes)
Tổng cộng (Total)	100%		

1.2. Điều kiện tiên quyết (*Prerequisites*)

HT/KN: Recommended, TQ: Prereq, SH: Coreq

Mã học phần (Course ID)	Tên học phần (Course title)	Tiên quyết (TQ)/song hành (SH) (Prerequisite - Prereq/Co - requisite - Coreq)
CO1023	Hệ thống số <i>Digital Systems</i>	HT

1.3. Học phần thuộc khối kiến thức (*Knowledge block*)

- Kiến thức giáo dục đại cương (*General education*)
- Kiến thức giáo dục chuyên nghiệp (*Professional education*)
 - Kiến thức cơ sở ngành (*Foundation*) ☒
 - Kiến thức ngành (*Major*)
 - Kiến thức chuyên ngành (*Specialty*)
 - Kiến thức Tốt nghiệp (*Graduation*)

1.4. Đơn vị phụ trách (Khoa/Bộ môn) (*Unit in-charge*)

Bộ môn / Khoa phụ trách (<i>Department</i>)	Kỹ Thuật Máy Tính - Khoa Khoa học và Kỹ thuật Máy tính (<i>Faculty of Computer Science and Engineering</i>)
Văn phòng (<i>Office</i>)	Khoa Khoa học và Kỹ thuật Máy tính
Điện thoại (<i>Phone number</i>)	5847
Giảng viên phụ trách (<i>Lecturer in-charge</i>)	Phạm Quốc Cường
E-mail	cuongpham@hcmut.edu.vn

2. Mô tả học phần (*Course description*)

Các nội dung chính bao gồm:

- Giới thiệu về ngôn ngữ mô tả phần cứng HDL
- Thiết kế với mô hình cấu trúc
- Thiết kế với mô hình hành vi
- Mô phỏng và kiểm tra lỗi
- Thiết kế Máy trạng thái và Hiện thực máy trạng thái dùng Verilog

The major contents include:

- *Introduction to Hardware Description Languages (HDLs)*
- *Digital logic design with the structural model*
- *Digital logic design with the behavioral model*
- *Simulation and errors checking*
- *Design Finite State Machines (FSM) and Verilog-based implementations*

3. Giáo trình và tài liệu học tập (*Course materials*)

Sách, Giáo trình chính:

[1] M. Morris Mano, Michael D. Ciletti, Digital System with an Introduction to the Verilog HDL, VHDL, and SystemVerilog, Pearson Education, Inc, 2017

Sách tham khảo:

[2] Stephen Brown, Vronko Vranesic, Fundamental of Digital Logic with Verilog Design, McGraw-Hill, 2008

[3] Design Automation Standards Committee, IEEE Standard For Verilog Hardware Description Language, IEEE, 2006

[4] Ronald J. Tocci, Neal S. Widmer, Gregory L. Moss, Digital Systems: Principals and Applications, Pearson Education, Inc., 2007

Main textbooks:

[1] M. Morris Mano, Michael D. Ciletti, Digital System with an Introduction to the Verilog HDL, VHDL, and SystemVerilog, Pearson Education, Inc, 2017

Reference books:

[2] Stephen Brown, Vronko Vranesic, Fundamental of Digital Logic with Verilog Design, McGraw-Hill, 2008

[3] Design Automation Standards Committee, IEEE Standard For Verilog Hardware Description Language, IEEE, 2006

[4] Ronald J. Tocci, Neal S. Widmer, Gregory L. Moss, Digital Systems: Principals and Applications, Pearson Education, Inc., 2007

4. Mục tiêu và kết quả học tập mong đợi (*Goals and Learning outcomes*)

4.1. Mục tiêu của học phần (*Course goals*)

Cung cấp cho người học những kiến thức và kỹ năng thiết kế hệ thống luận lý sử dụng ngôn ngữ Verilog làm công cụ thiết kế, các phương pháp phân tích thiết kế theo yêu cầu cũng như các phương pháp kiểm tra hệ thống cơ bản.

Providing a comprehensive coverage of and skills in digital logic design with Verilog-HDL, system analytic methods as well as system verification and validate approaches.

4.2. Chuẩn đầu ra học phần (*Course learning outcomes*)

- L.O.1 - Sử dụng ngôn ngữ Verilog để hiện thực các mạch tổ hợp và tuần tự
(*Design and implement combinational and sequential circuits with Verilog-HDL*)
 - L.O.1.1 - Sử dụng mô hình cấu trúc để hiện thực mạch tổ hợp
(*Design combinational circuits with structural models*)
 - L.O.1.2 - Sử dụng mô hình hành vi để hiện thực mạch tổ hợp
(*Design combinational circuits with behavioral models*)
 - L.O.1.3 - Sử dụng mô hình phép gán liên tục để hiện thực mạch tổ hợp
(*Design combinational circuits with continuous assignments*)
 - L.O.1.4 - Sử dụng mô hình hành vi để hiện thực mạch tuần tự
(*Design sequential circuits with behavioral models*)
- L.O.2 - Sử dụng công cụ mô phỏng để kiểm tra tính đúng đắn của một mạch số hiện thực bằng Verilog
(*Use simulation tools to verify Verilog-based implementations*)
 - L.O.2.1 - Sử dụng ModelSim để mô phỏng các thiết kế
(*Use ModelSim to simulate designs*)
 - L.O.2.2 - Xây dựng các testbench để mô phỏng
(*Design testbenches to simulate*)
 - L.O.2.3 - Phân tích dạng sóng để kiểm tra tính đúng đắn của thiết kế
(*Analyze waveform to check designs*)
 - L.O.2.4 - Sử dụng Altera Quartus II/Intel Quartus Prime để dịch và nạp các thiết kế lên chip FPGA
(*Use Altera Quartus II/Intel Quartus Prime to synthesize and program FPGA boards*)
- L.O.3 - Thiết kế máy trạng thái và hiện thực máy trạng thái với ngôn ngữ Verilog
(*Design and implement FSMs with Verilog-HDL*)
 - L.O.3.1 - Định nghĩa máy trạng thái theo mô hình Moore và Mealy
(*Describe FSMs according to Mealy and Moore models*)
 - L.O.3.2 - Xây dựng mô hình máy trạng thái cho bài toán cụ thể
(*Design an FSM for a particular problem*)
 - L.O.3.3 - Sử dụng Verilog để hiện thực mô hình máy trạng thái.
(*Use verilog to implement an FSM*)
- L.O.4 - Thiết kế một hệ thống số cho một ứng dụng cụ thể
(*Design digital systems for specific applications*)
 - L.O.4.1 - Phân tích các yêu cầu của ứng dụng cụ thể
(*Analyze requirements of applications*)
 - L.O.4.2 - Thiết kế sơ đồ khối của ứng dụng
(*Design block diagrams for applications*)
 - L.O.4.3 - Sử dụng Verilog hiện thực ứng dụng
(*Use verilog to implement solutions*)
 - L.O.4.4 - Thực thi ứng dụng trên thiết bị phần cứng
(*Execute the solutions on hardware platforms*)

5. Phương thức giảng dạy và học tập (Teaching and assessment methods)

5.1. Phương thức giảng dạy (Teaching methods)

STT (No.)	Phương thức giảng dạy (Teaching methods)
1	Phương pháp học tập tích hợp (Blended learning)

5.2. Phương pháp giảng dạy (Teaching activities)

Loại hoạt động (Assessment methods)	Tên loại hoạt động (Compoments activities)	Nội dung (Content)
AIC-Hoạt động trong lớp (Acitvity in class)	A.O.1 - Bài tập trên lớp (Classroom exercises)	Bài tập trên lớp (Classroom exercises)
TES-Kiểm tra giữa kỳ (Midterm exam)	A.O.2 - Kiểm tra giữa kỳ (Mid-term exam)	Kiểm tra giữa kỳ (Mid-term exam)
EXM-Thi cuối kỳ (Final exam)	A.O.3 - Kiểm tra cuối kì (Final exam)	Kiểm tra cuối kì (Final exam)

5.3. Hình thức đánh giá (Assessment methods)

Chuẩn đầu ra chi tiết (Learning outcome)	Hoạt động đánh giá (Evaluation activities)
L.O.1.1-Sử dụng mô hình cấu trúc để hiện thực mạch tổ hợp (Design combinationl circuits with structural models)	A.O.1-Bài tập trên lớp (Classroom exercises) A.O.2-Kiểm tra giữa kì (Mid-term exam) A.O.3-Kiểm tra cuối kì (Final exam)
L.O.1.2-Sử dụng mô hình hành vi để hiện thực mạch tổ hợp (Design combinationl circuits with behavioral models)	A.O.1-Bài tập trên lớp (Classroom exercises) A.O.2-Kiểm tra giữa kì (Mid-term exam)
L.O.1.3-Sử dụng mô hình phép gán liên tục để hiện thực mạch tổ hợp (Design combinationl circuits with continuous assignments)	A.O.1-Bài tập trên lớp (Classroom exercises) A.O.2-Kiểm tra giữa kì (Mid-term exam) A.O.3-Kiểm tra cuối kì (Final exam)
L.O.1.4-Sử dụng mô hình hành vi để hiện thực mạch tuần tự (Design sequential circuits with behavioral models)	A.O.1-Bài tập trên lớp (Classroom exercises) A.O.2-Kiểm tra giữa kì (Mid-term exam)
L.O.2.1-Sử dụng ModelSim để mô phỏng các thiết kế (Use ModelSim to simulate designs)	A.O.1-Bài tập trên lớp (Classroom exercises) A.O.2-Kiểm tra giữa kì (Mid-term exam) A.O.3-Kiểm tra cuối kì (Final exam)
L.O.2.2-Xây dựng các testbench để mô phỏng (Design testbenches to simulate)	A.O.1-Bài tập trên lớp (Classroom exercises) A.O.2-Kiểm tra giữa kì (Mid-term exam) A.O.3-Kiểm tra cuối kì (Final exam)
L.O.2.3-Phân tích dạng sóng để kiểm tra tính đúng đắn của thiết kế (Analyze waveform to check designs)	A.O.1-Bài tập trên lớp (Classroom exercises) A.O.2-Kiểm tra giữa kì (Mid-term exam) A.O.3-Kiểm tra cuối kì (Final exam)
L.O.2.4-Sử dụng Altera Quartus II/Intel Quartus Prime để dịch và nạp các thiết kế lên chip FPGA (Use Altera Quartus II/Intel Quartus Prime to synthesize and program FPGA boards)	A.O.1-Bài tập trên lớp (Classroom exercises) A.O.2-Kiểm tra giữa kì (Mid-term exam)
L.O.3.1-Định nghĩa máy trạng thái theo mô hình Moore và Mealy (Describe FSMs according to Mealy and Moore models)	A.O.1-Bài tập trên lớp (Classroom exercises) A.O.3-Kiểm tra cuối kì (Final exam)
L.O.3.2-Xây dựng mô hình máy trạng thái cho bài toán cụ thể (Design an FSM for a particular problem)	A.O.1-Bài tập trên lớp (Classroom exercises) A.O.3-Kiểm tra cuối kì (Final exam)
L.O.3.3-Sử dụng Verilog để hiện thực mô hình máy trạng thái. (Use verilog to implement an FSM)	A.O.1-Bài tập trên lớp (Classroom exercises) A.O.3-Kiểm tra cuối kì (Final exam)
L.O.4.1-Phân tích các yêu cầu của ứng dụng cụ thể (Analyze requirements of applications)	A.O.1-Bài tập trên lớp (Classroom exercises) A.O.2-Kiểm tra giữa kì (Mid-term exam)
L.O.4.2-Thiết kế sơ đồ khối của ứng dụng (Design block digrams for applications)	A.O.1-Bài tập trên lớp (Classroom exercises) A.O.2-Kiểm tra giữa kì (Mid-term exam)
L.O.4.3-Sử dụng Verilog hiện thực ứng dụng (Use verilog to implement solutions)	A.O.1-Bài tập trên lớp (Classroom exercises) A.O.2-Kiểm tra giữa kì (Mid-term exam)
L.O.4.4-Thực thi ứng dụng trên thiết bị phần cứng (Execute the solutions on hardware platforms)	A.O.1-Bài tập trên lớp (Classroom exercises) A.O.2-Kiểm tra giữa kì (Mid-term exam)

5.4. Hướng dẫn cách học (Study guidelines)

Tài liệu (slide bài giảng) được đưa lên BKeL hàng tuần. Sinh viên tải về, in ra và mang theo khi lên lớp học.
 Sinh viên làm thêm các bài tập và đọc thêm trong sách “Digital System with an Introduction to the Verilog HDL” và “Fundamental of Digital Logic with Verilog Design”
 Sinh viên nên đi học đầy đủ và làm bài tập trong quá trình học sẽ giúp tiết kiệm thời gian trong quá trình ôn thi giữa kỳ và cuối kỳ.
 Đối với phần thực hành, sinh viên tham gia đầy đủ các buổi thí nghiệm và nộp lại báo cáo thí nghiệm ngay cuối giờ thí nghiệm.

Materials (lecture slides) are uploaded to BKeL weekly. Students download, print, and bring with them to class.

Students do additional exercises and read more in the books “Digital System with an Introduction to the Verilog HDL” and “Fundamental of Digital Logic with Verilog Design”

Students should attend school fully and do homework during the study, which will save time during midterm and final exam preparation.

For the practical part, students participate fully in the experimental sessions and return the lab report at the end of the experiment.

6. Nội dung chi tiết của học phần (Course content)

L.O. Chuẩn đầu ra chi tiết (Detailed learning outcomes)

A. Hoạt động đánh giá (Assessment activity)

Lec. Hoạt động dạy Giảng viên (Lecturer)

Stu. Hoạt động học Sinh viên (Student)

Buổi (Session)	Nội dung (Content)	Hoạt động dạy và học (Lecturing)
1	Giới thiệu về Verilog và ngôn ngữ đặc tả phần cứng 1.1 Giới thiệu về NNĐTPC 1.2 Verilog và các mô hình 1.3 Ví dụ minh họa các mô hình thiết kế <i>(Introduction to Verilog and the hardware specification language 1.1 Introduction to NNDTPC 1.2 Verilog and models 1.3 Illustrated examples of design models)</i>	• L.O.1.1 [A.O.1 , A.O.2] ◦ Lec: Thuyết giảng và giao bài tập <i>(Lectures and assignments)</i> ◦ Stu: Nghe giảng và làm bài tập <i>(Listen to lectures and do exercises)</i>
2-3	Mô hình cấu trúc 2.1 Primitives 2.2 Đặc tả tín hiệu module 2.3 Hiện thực module với các primitives và các module đã thiết kế <i>(Structural model 2.1 Primitives 2.2 Module signal specification 2.3 Module implementation with primitives and designed modules)</i>	• L.O.1.1 [A.O.1 , A.O.2] ◦ Lec: Thuyết giảng và giao bài tập <i>(Lectures and assignments)</i> ◦ Stu: Nghe giảng và làm bài tập <i>(Listen to lectures and do exercises)</i>
4	Mô hình phép gán liên tục 3.1 Phép gán liên tục 3.2 Các kiểu dữ liệu trong Verilog 3.3 Các phép toán trong Verilog <i>(Continuous assignment model 3.1 Continuous assignment 3.2 Data Types in Verilog 3.3 Operations in Verilog)</i>	• L.O.1.3 [A.O.1 , A.O.2 , A.O.3] ◦ Lec: Thuyết giảng và giao bài tập <i>(Lectures and assignments)</i> ◦ Stu: Nghe giảng và làm bài tập <i>(Listen to lectures and do exercises)</i>
5	Mô phỏng và kiểm tra lỗi cơ bản 5.1. Các giá trị logic trong mô phỏng 5.2. Testbench 5.3. Sinh tín hiệu xung clock 5.4. Kiểm tra lỗi	• L.O.2.1 [A.O.1 , A.O.2 , A.O.3] ◦ Lec: Thuyết giảng và giao bài tập <i>(Lectures and assignments)</i> ◦ Stu: Nghe giảng và làm bài tập <i>(Listen to lectures and do exercises)</i> • L.O.2.2 [A.O.1 , A.O.2 , A.O.3]

	<i>(Simulation and basic error checking</i> 5.1. Logical values in simulation 5.2. Testbench 5.3. Generate clock signal 5.4. Error checking) 	◦ Lec: Thuyết giảng và giao bài tập <i>(Lectures and assignments)</i> ◦ Stu: Nghe giảng và làm bài tập <i>(Listen to lectures and do exercises)</i> • L.O.2.3 [A.O.1 , A.O.2 , A.O.3] ◦ Lec: Nghe giảng và làm bài tập <i>(Listen to lectures and do exercises)</i> ◦ Stu: Nghe giảng và làm bài tập <i>(Listen to lectures and do exercises)</i>
6-7-8	Mô hình hành vi 6.1. Giới thiệu mô hình hành vi 6.2. Các tín hiệu điều khiển 6.3 Các cấu trúc điều khiển trong mô hình hành vi 6.4 Các mẫu thiết kế cơ bản <i>(Behavioral model</i> 6.1. Introduction to behavioral models 6.2. Control signals 6.3 Control structures in the behavioral model 6.4 Basic Design Patterns) 	• L.O.1.2 [A.O.1 , A.O.2] ◦ Lec: Thuyết giảng và giao bài tập <i>(Lectures and assignments)</i> ◦ Stu: Nghe giảng và làm bài tập <i>(Listen to lectures and do exercises)</i>
9	Thiết kế máy trạng thái 6.1. Đồ thị chuyển trạng thái 6.2. Máy trạng thái Mealy 6.3. Máy trạng thái Moore 6.4. Xây dựng máy trạng thái tường minh bằng Verilog 6.5. Mã hóa trạng thái 6.6. Rút gọn máy trạng thái <i>(State machine design</i> 6.1. State transition graph 6.2. Mealy state machine 6.3. Moore state machine 6.4. Building an explicit state machine using Verilog 6.5. Status encoding 6.6. Shorten the state machine) 	• L.O.3.2 [A.O.1 , A.O.3] ◦ Lec: Thuyết giảng và giao bài tập <i>(Lectures and assignments)</i> ◦ Stu: Nghe giảng và làm bài tập <i>(Listen to lectures and do exercises)</i> • L.O.3.3 [A.O.1 , A.O.3] ◦ Lec: Thuyết giảng và giao bài tập <i>(Lectures and assignments)</i> ◦ Stu: Nghe giảng và làm bài tập <i>(Listen to lectures and do exercises)</i> • L.O.3.1 [A.O.1 , A.O.3] ◦ Lec: Thuyết giảng và giao bài tập <i>(Lectures and assignments)</i> ◦ Stu: Nghe giảng và làm bài tập <i>(Listen to lectures and do exercises)</i>
10	Các chủ đề nâng cao 7.1 Parameters 7.2 Generate 7.3 Task và Function <i>(Advanced Topics</i> 7.1 Parameters 7.2 Generate 7.3 Tasks and Functions) 	• L.O.1.1 [A.O.1 , A.O.3] ◦ Lec: Thuyết giảng và giao bài tập <i>(Lectures and assignments)</i> ◦ Stu: Nghe giảng và làm bài tập <i>(Listen to lectures and do exercises)</i>
11	Ôn tập <i>(Review)</i>	• L.O.1.4 [A.O.1 , A.O.2] ◦ Lec: Thuyết giảng <i>(preach)</i> ◦ Stu: Nghe giảng <i>(Listen to lectures and do exercises)</i> • L.O.4.3 [A.O.1 , A.O.2] ◦ Lec: Thuyết giảng <i>(preach)</i> ◦ Stu: Nghe giảng <i>(Listen to lectures)</i> • L.O.4.1 [A.O.1 , A.O.2] ◦ Lec: Thuyết giảng <i>(preach)</i> ◦ Stu: Nghe giảng <i>(Listen to lectures)</i> • L.O.4.2 [A.O.1 , A.O.2] ◦ Lec: Thuyết giảng <i>(preach)</i> ◦ Stu: Nghe giảng <i>(Listen to lectures)</i> • L.O.2.4 [A.O.1 , A.O.2] ◦ Lec: thuyết giảng

		(preach) ◦ Stu: Nghe giảng (Listen to lectures) • L.O.4.4 [A.O.1 , A.O.2] ◦ Lec: thuyết giảng (preach) ◦ Stu: Nghe giảng (Listen to lectures)
--	--	---

7. Yêu cầu khác về học phần (Other course requirements and expectations)

8. Biên soạn và cập nhật đề cương (Editing information)

- Đề cương được biên soạn vào năm học học kỳ (Syllabus edited in year-semester): **20221**
- Đề cương được chỉnh sửa lần thứ (Editing version): **DCMH.CO1025.4.1**
- Nội dung được chỉnh sửa, cập nhật, thay đổi ở lần gần nhất (The latest editing content): -- --

TRƯỞNG KHOA
(Dean)

CHỦ NHIỆM BỘ MÔN
(Head of Department)

Tp.Hồ Chí Minh, ngày 3 tháng 9 năm 2022
HCM City, September 3 2022
CB PHỤ TRÁCH LẬP ĐỀ CƯƠNG
(Lecturer in-charge)